• yuki
  • 16/07/08 11:03:09

ネットピン情報表示

Feature , Circuit Designer
V9.1バージョンアップ後あるプロジェクトで、バス表記ポートIO[4:0] をSHEET1に、IO[4],IO[3],IO[2],IO[1],IO[0]なる個別ポートを他のシートに記載していたもののつながりがなくなりました。バスポートと個別ポートで接続がなくなるのは、それはそれで残念なのですが、この調整を行った回路図において編集->ネットピン情報表示機能が使えなくなりました。（信号を選択しても何も表示されない。）
ポート変更のないファイルは問題なく表示されます。また、オブジェクト->ラベル表示も生きています。
回避方法ありますでしょうか。
  • yuki
  • 16/07/08 11:15:28
追加情報です。
ポート変更のなかったファイルもネットに付けていた色がすべてなくなっていたので入れなおそうとしたところ同じようにネットピン情報表示は消えてしまいました。
お問い合わせいただきりがとうございます。

ご迷惑をおかけして申し訳ございません。
今回のバージョンアップにともない、ネット名の自動割り振りやラベル/ポート接続について仕様の変更があり
その際に【ネットピン情報表示】で表示対象として確認する対象への処理に抜けがあったようです。
こちらは開発にも報告し修正を実施してまいりますので、お時間いただきますこと
何卒ご容赦いただけますようお願い申し上げます。
貴重なご指摘をいただきありがとうございます！

また別件になり恐縮なのですが、上記にありますバス表記ポートと個別ポートなのですが
こちらはSHEET1にあるバス表記ポートのポート名を“IO[4:0]”として、
別シートにある個別ポート5つのポート名を“IO[4]”“IO[3]”“IO[2]”“IO[1]”“IO[0]”としている状態でしょうか。
この場合でありますと、別シートにある個別ポート5つのポート名を“IO4”“IO3”“IO2”“IO1”“IO0”としていただくと
繋がるかと思いますので、こちらも一度お試しいただけますと幸いです。

お手数をおかけして申し訳ございません。
以上取り急ぎではございますが、ご連絡とさせていただきます。
どうぞよろしくお願いいたします。
  • yuki
  • 16/07/08 16:11:19
不適切な報告で申し訳ありませんでした。IO[x]ではなく IO0～IO4 にしていますがだめでした。
実際はもう少し長い名前でEXT_IO[4:0]とそれを分解した名前、EXT_MC_I[9:8]とそれを分解したEXT_MC_I9 ,EXT_MC_I8 です。
そちらでは問題なくつながるのでしょうか？
回答が遅くなっており申し訳ございません。
詳細なご説明をいただきありがとうございます。
社内でも同名のバス表記ポートと個別ポートを別シートに配置し【ERC】を実施したのですが接続することができておりました。
（接続状況として「バスへの結線単独接続違反」は発生することはあります）
そこでお忙しいところ大変恐縮なのですが、
問題の発生しておりますデータを下記アドレスまでお送りいただく事はできませんでしょうか？
■　Mail　：　support@4cept.com
※お送りいただいたデータにつきましては、本件以外には使用いたしませんのでご安心くださいませ。

お手数をおかけしております中、お願いとなり申し訳ございません。
社内にて原因の究明、調査に尽力させていただきますので、ご検討いただけますと幸いです。
お忙しいところとは思いますが、どうぞよろしくお願いいたします。
お待たせいたしました!
ご指摘の現象を修正したv9.1.2をリリースさせていただきましたのでご報告いたします。
-------------------------------
リリース日 : 2016/07/25
バージョン : v9.1.2
概      要   : ネットピン情報表示にて情報が表示されない場合がある問題を修正しました。
-------------------------------
お時間あります時にでもお試しいただけますと幸いです。
今後ともQuadceptをどうそよろしくお願いいたします。
PAGETOP