• a_t
  • 15/07/08 16:29:54

クリアランス違反と動的ベタ接続について

以下の質問について回答をお願いします。(添付資料参照)
  1. LQFP SMDのクリアランス違反の回避
  2. 動的ベタ接続設定 接続幅以下のSMDへの接続方法
  3. カスタム形状に対するベタ接続について
1. 回避方法をお教えください。デザインルール領域を設定する必要がありますか?
 (ピン数が多いため、DRC結果を一つ一つ承認するのは現実的ではない。)
2. 手動でベタへ配線するしかありませんか?またはデザインルール領域を設定する必要がありますか?
3. 手動でベタへ配線するしかありませんか?
  • Download File Attachment
  • お問い合わせいただきありがとうございます。
    また、添付資料もお送りいただきありがとうございます。
    資料も確認させていただき下記にて回答を記載してまいります。

    > 1. LQFP SMDのクリアランス違反の回避
    設計基準とする【DRC設定:クリアランス】の「SMD:SMD」項目より小さい間隔しか離れていない部品を使用する場合
    a_t 様のおっしゃるように【デザインルール領域】を配置してご対応くださいますようお願い申し上げます。
    ■DRC:クリアランスについて
    ■デザインルール領域について

    > 2. 動的ベタ接続設定 接続幅以下のSMDへの接続方法
    設計基準とする【DRC:動的ベタ接続】で設定している「接続設定」の“接続幅”以下の値でSMDに接続するには、
    こちらもa_t 様のおっしゃりますように「手動でベタと配線する」もしくは「【デザインルール領域】を該当箇所に配置して
    基準とは別の“接続幅”設定を行う」方法にて、ご対応をお願い申し上げます。

    > 3. カスタム形状に対するベタ接続について
    “カスタムパッド”に対しての「動的ベタ接続設定」は“ベタ(塗りつぶし)”or“接続なし”となっております。
    これは、どのような形状にカスタムされるかわからないため、どの位置に90度・45度でサーマルを発生させるかを
    自動では設定できないための仕様となっております。
    そのため、カスタムパッドへのサーマル接続につきましては a_t 様のおっしゃるように手動にてご対応をお願いいたします。

    以上お手数をおかけして恐縮ではございますが、一度お試しいただけますと幸いです。
    どうぞよろしくお願いいたします。
    • a_t
    • 15/07/09 18:52:56
    > 1. LQFP SMDのクリアランス違反の回避
    デザインルール領域を設定してクリアランスを別設定したのですがDRC実行でクリアランス違反になってしまいます。
    (添付ファイル参照)
    対象がSMD間ではなかったのですが、これに対する回避方法はありますか?
     
    ご連絡いただきありがとうございます。
    また、添付画像もいただきありがとうございます。

    画像からの確認になりますが、
    『SMD:配線(ティアドロップ)のクリアランス(設定はDefaultSetting)が確保できていない』状況となっております。
    【デザインルール領域】は、“対象オブジェクトが完全に領域内に収まっている”ことが条件となっております。
    今回の場合、“ティアドロップ”の発生ポイントが【デザインルール領域】に収まりきっていないことが原因であるかと思います。
    そのため、DRC実行が“DefaultSetting”で判定されてしまい、エラーを検出しております。

    回避策としましては、『【デザインルール領域】をもう少し広げて配置する』
    もしくは、『対象のパッドに対してティアドロップを発生させない』ことでご対応をお願い申し上げます。
    ※パッドにティアドロップを発生させない方法は、対象のパッドを全て選択状態にして
     「プロパティ」ウィンドウに【ティアドロップ設定:無効】にしてくださいませ。

    以上取り急ぎではございますが、お試しいただけますと幸いです。
    どうぞよろしくお願いいたします。
    • a_t
    • 15/07/10 09:15:25
    >【デザインルール領域】は、“対象オブジェクトが完全に領域内に収まっている”ことが条件SMD-配線間の場合の対象オブジェクトは、「SMD + (配線を「選択」した場合に色が変化する)1つの配線オブジェクト」という認識であっているでしょうか?(添付資料の図では3配線を複数選択してしまっていますが。)これだとSMDからの配線がどこかでカーブするまでデザインルール領域を設定しなくてはならなくなり、DefaultSetting領域と新規に設けたデザインルール領域の分け方が複雑で現実的ではないような気がします。 デザインルール領域の設定(デザインルール領域を解除するしてDefaultSettingを用いるとSMD間のクリアランス違反が発生するため) + SMDのティアドロップを解除(SMD-配線ティアドロップ間のクリアランス違反の回避のため)で対処してみます。
    ご連絡いただきありがとうございます。
    また、添付資料もいただきありがとうございます。

    今回の場合、少しややこしいのですが『DRC:クリアランス違反』となっている対象オブジェクトは「SMD:ティアドロップ」となっております。
    この場合『DRC設定:クリアランス』項目でチェックされる設定は「SMD:配線」の数値ですが、
    クリアランス違反している“対象オブジェクト”としては「SMD:ティアドロップ」となりますので、“配線”ではなく
    “ティアドロップ”を【デザインルール領域】に完全に収めていただく事でエラーを解消することが可能となります。
    ※添付資料を作成いたしましたので、こちらもご参照いただけますと幸いです。
    ※ちなみに“オブジェクト”の認識として“配線”は、a_t 様のおっしゃるように、選択してハイライトされる部分である
      曲り角(構成点)までがひとつのオブジェクトとして認識されます。

    そのため、今回の対応策として『【デザインルール領域】をもう少し広げて(ティアドロップを内包する範囲)配置する』
    という方法もご提案させていただいておりました。
    私の説明が不足しておりましたため、a_t 様にお手数をおかけしてしまい申し訳ございません。
    また、お時間のありますときにでもお試しいただけますと幸いです。

    もちろんa_t 様が実施していただいた『デザインルール領域の設定(SMD間のクリアランス違反が発生するため)
     + SMDのティアドロップを解除(SMD-ティアドロップ間のクリアランス違反の回避のため)』の方法でも
    問題ございませんので、ご対応のほどよろしくお願いいたします。

    以上ご連絡とさせていただきます。
    どうぞよろしくお願いいたします。
    • a_t
    • 15/07/10 11:15:51
    >クリアランス違反している“対象オブジェクト”としては「SMD:ティアドロップ」添付資料ありがとうございました。理解できました。
    PAGETOP