内層ベタの逃げについて

内層ベタの逃げがうまくいかないことがあります。
添付画像参照願います。

内層 +3.3V に対して、信号のVIAのクリアランスが取れていません。

何が考えられますか?
  • Download File Attachment
  • お問い合わせいただきありがとうございます。また、添付画像もいただきありがとうございます。

    画像からの判断になりますので状況を正確に把握するのが難しいのが正直なところですが
    確保すべきクリアランスの輪郭は描かれており、ベタに描画の問題がある可能性が考えられます。
    ビアの座標をズラすことで正常に描画されたり、データとしてはDRCやガーバー出力してなどでは
    正常に判定される可能性もございます。

    詳細について調査確認いたしたく、もし可能でありましたら
    今回の現象が発生しておりますデータを下記アドレスまでお送りいただく事はできませんでしょうか?
    ■ Mail : support@4cept.com
    ※お送りいただいたデータにつきましては、本件以外には使用いたしませんのでご安心くださいませ。

    社内にて原因の究明、改善に尽力させていただきますので、ご検討いただけますと幸いです。
    お忙しいところへのお願いとなり申し訳ございません。
    お手数をおかけいたしますが、どうぞよろしくお願いいたします。

    お待たせいたしました!
    ご指摘いただいておりまし内容を改善いたしました。
    --------------------- 
    リリース日:2015/02/21
    バージョン:v8.0.0
    概    要: ベタからのクリアランス逃げがない件、正しく逃げる事ができるように対応しましまた。
    --------------------- 
    ぜひ一度お試しくださいませ。
    ありがとうございました。

    PAGETOP