• 55560
  • 26/07/31 18:10:01

「バスへの結線単独接続違反」について

Feature , Circuit Designer
回路設計にて現在使用している回路CADから、Quadceptに移行しようしています。

現在使用している回路CADでは、
片方の信号がバス線に接続、もう片方がポート接続してもエラーは出なかったのですが、
（例えば、1シート目にて「A」信号がバス線に接続、2シート目にて同じく「A」信号がポート接続）
Quadceptで同様に回路を描いた際、「バスへの結線単独接続違反」が検出されました。
（詳細は添付のプロジェクトファイルをご確認下さい。）

回路CADを変更しても、回路の書き方は統一したいので、
「片方がバス線に接続、もう片方がポート接続する」書き方で
エラーが出なくなる方法、又は、回路の描き方（設定等）はございますか。

（特に、社外にPCBデザインを依頼する際に、
　エラーが残ったままデータを渡すのは気持ち悪いので。）

  • Download File Attachment
    • お問い合わせいただきありがとうございます。
    また、参考データもお送りいただきありがとうございます。

    『バスへの結線単独接続違反』につきましては
    バスに接続されている結線において単独接続となっている場合に検出しておりますため、
    今回のように「片方がバス線に接続、もう片方がポート接続」となっていると
    バスへの単独接続となりますため、『バスへの結線単独接続違反』が検出されることになります。

    上記から回路図の描き方を変えずにエラーを回避する動作はサポートしておらず、
    現状でこれを検出しない設定となりますと、
    【ERC】の項目として『結線のバス単独接続を確認しますか？』のチェックを行わない対応となります。
    ※意図せず接続が漏れていた場合にも検出されなくなりますのでご注意ください。

    55560 様のご意向にそうような回答とならず申し訳ございません。

    ◆ERC設定（回路図設定）

    どうぞよろしくお願いいたします。
    PAGETOP