- Quadcept Support
- 26/05/22 16:34:04
お問い合わせいただきありがとうございます。
まず前提といたしまして、51557 様もご確認いただきましたように
Quadceptでは「ひとつのプロジェクトでひとつの基板設計」となっております。
こちらを踏まえた上で、通常の設計操作とは異なり、ひとつのPCBシート上に3枚の基板設計を行うということで
イレギュラーな状況であるという点はご了承くださいませ。
ひとつの回路図を3分割するということですので
Referenceについては、おそらく回路図側での重複はないかと思いますので問題ないかと考えられます。
また、DRC/MRCは通常通りに動作機能はいたしますので
クリアランスなどは問題ないかと思いますが、ひとつの回路図を3つの基板に分割しているということですので
実際にはコネクタなどで繋がっていたとしても各基板間で「未配線ネット」が検出されるかと思います。
こちらについてエラー確認する際にご注意いただければと思います。
イレギュラーな状態とはなると思いますが、DRC/MRCは通常通りに動作しますので
ご確認いただき対応いただけましたら幸いです。
どうぞよろしくお願いいたします。