- Quadcept Support
- 26/04/16 19:07:05
お問い合わせいただきありがとうございます。
【デザインルール領域】につきましては、配置する層によってどの層にルールを適用するかが決まるのが前提となります。
・デザインルール領域を配置する層が「Top層」「Bottom層」など物理層の場合
デザインルール領域が配置された物理層に対してのみ有効なデザインルール領域となります。
・デザインルール領域を配置する層が「Other層」の場合
特定の層ではなく「Top層」「Bottom層」など物理層と「Other層」を含めた全層に対して
有効なデザインルール領域となります。
今回デザインルール領域を配置されている層が “Other層” とのことであれば全層が対象となります。
◆デザインルール領域
◆層(PCB設定)
そのうえで【DRC/MRC設定】の「層」において、
デザインルール領域が「Other層」に配置(全層に適用)されているのであれば
どの層にどのような設定を適用するのかをわけて設定することが可能となっております。
【DRC/MRC設定】の「層」において
『Top』『Bottom』『Other』の設定をわけて作成してのであれば
・『Top』の設定は「Top層」に適用される設定
・『Bottom』の設定は「Bottom層」に適用される設定
・『Other』の設定は「Top層」「Bottom層」以外に適用される設定
となります。
『Bottom』の設定を該当なしであるため全て“-1”と設定したのであれば、
負数の設定ですのでチェック対象外となり
「Bottom層」においては何もクリアランス違反を検出はしないという設定になります。
◆異ネットクリアランス
上記についてご確認いただき、一度お試しいただけますと幸いです。
いただいております情報からの判断となりますので
46799 様の状況と異なっておりましたら申し訳ございません。
もし可能であれば、以下のサポートアドレスへとデータをお送りいただきましたら
社内にて状況を調査確認させていただきます。
・サポートアドレス:support@quadcept.com
※もちろん設計データは機密情報となりますため、
本件の調査確認以外には使用しませんのでご安心くださいませ。
どうぞよろしくお願いいたします。