また、回答が遅くなってしまい申し訳ございません。

いただいておりますビア設定ですと、CADのデータとしては

どの設定が優先といことはなく、各ビアの情報でデータが作成されます。

しかしながら、oshiro 様のおっしゃられるように、L2にてVia1のランドがVia2のドリル径よりも小さくなりますので

基板としては導通が成立しませんので、同じ位置への配置でスタックはできません。

上記のビア設定であれば、L2にて配線を引き出してVia1とVia２の位置をズラすことでご対応いただけますと幸いです。

どうぞよろしくお願いいたします。

早速のご回答ありがとうございます。

現在、改版を進めている元の基板でこのような設定がされており疑問でしたので、質問させていただきました。

思ったとおりのご回答で疑問が解決しました。ありがとうございました。

解決したと思ったのですが、このビアのトップ面ではφ0.3のランドが形成され、同一ネット名の内層L3にてφ0.7のランドが形成され、一見接続されているように見え、ネットリストを取ってみても回路図通りに接続されたネットリストとなっていました。

が、PCBのガーバーを確認のところ、L2～L9のドリル径はご回答いただいた通りにL2ランドφ0.3より大きいφ0.4の穴径になっているので、このまま製造した場合、接続されないと思われます。

このような場合、PCBネットリスト出力では検知できないのでしょうか？

PCB設計時は常にPCBネットリストと回路図ネットリストを比較チェックしているので、ご確認お願いします。

いただきました内容については、現状検出する機能はサポートしておりません。

ビア連結でひとつのビアとなっておりますので検出はされずデータとしては作成できるのですが、

基板製造としてはスタックできないという状況になっております。

oshiro 様のご意向にそうような回答とならず申し訳ございません。

本件につきましては、ドリル径より小さいランド設定のビアとは連結できないなど

今後の機能拡張など検討課題として議題にあげてみたいと思います。

どうぞよろしくお願いいたします。

ご回答ありがとうございます。

元の回路の設定が想定外なので改版で修正しようと思います。

ありがとうございました。

ビルドアップ基板の製造工程につき調べてみたところ、スタックVIAではIVHに「蓋メッキ」をするようですので、元の基板のVIA設定でも導通するようです。ので、特に検出等、必要ないようです。

念のため、ご確認お願いします。

どうぞよろしくお願いいたします。