• 41534
  • 22/06/09 17:21:27

信号ライン、ベタのレジスト設定について

お世話になってます。

Quadceptにて、信号ライン、ベタパターンに対する、レジストの設定が確認できませんでした。
「①私が確認できていないだけで、設定方法などがございましたら、その方法」を
「②defalutで決まっている場合にはその仕様」をご教示いただきたいです。

どうぞよろしくお願いいたします。
お問い合わせいただきありがとうございます。

「信号ライン、ベタパターンに対するレジストの設定」とのことですが
こちらは「信号ライン、ベタパターンに対してレジスト開口したい」ということでしょうか。
もしくは「信号ライン、ベタパターンに対してレジストで保護されている」ことを指しておりますでしょうか。

Quadceptのデータとして、基板上のレジストを開口する場合には「Solder」層にデータを作図することになります。
「Solder」層にデータのある部分にはレジストは塗布されず、銅箔が表に現れますので
通常の信号ライン、ベタパターンに対してSolder層に塗り図形を重ねて作図していない状態であれば
「信号ライン、ベタパターンに対してレジストで保護されている」という基板製造となります。

41534 様の意図されているおります状態はどちらとなりますでしょうか。
上記についてご確認いただけますと幸いです。

どうぞよろしくお願いいたします。
  • 41534
  • 22/06/10 09:04:08
ご回答ありがとうございます。

本件、前者を意図しておりましたので、設定を確認させていただきます。

どうぞよろしくお願いいたします。
PAGETOP