非電気オブジェクト同士のクリアランス

Feature , PCB Designer
DRCを走らせた際、パターン層の非電気オブジェクト同士のエラーを無くすにはどうすればよろしいでしょうか。

添付図の様に銅箔層で電気的には接続されていない極性マーク等を作図した場合
DRCをかけると非電気オブジェクト同士で複数エラーが出てしまいます。

DRCの結果リストをユーザーに送付する必要がある為
電気的に関係無いエラーはなるべく無くしたいのですが
何か良い方法は無いでしょうか。
  • Download File Attachment
    • お問い合わせいただきありがとうございます。

    添付図のようなElectric層に作図した極性マークにおいて、
    「非電気オブジェクト」間のクリアランスエラーを解消されたいとのこと承知致しました。

    その場合ですと、「デザインルール領域」の機能がご活用いただけるかと存じます。
    デザインルール領域は、基板全体ではなく、作図した領域内のみに対し
    任意のデザインルールを適用できる機能となります。

    こちらをご使用いただければ、作図したエリア内のみ
    「非電気オブジェクト」のクリアランスエラーを検出しないという設定も可能です。
    一度お試しいただけますと幸いです。
    ■各種デザインルール領域について

    ※クリアランスのチェックを行いたくない項目(今回の場合ですと「非電気オブジェクト」)は、
    　クリアランス設定にて負数（-1など）を入力することでチェックの対象外とすることが可能です。
    　■クリアランス(DRC)について

    また、許容できるエラーの場合は「DRC結果」のウィンドウにて
    「対応状況」を「承認済み」とすることも可能です。
    ■エラーの修正(対応状況)について

    「承認済み」としたエラーは非表示としたり、
    エラーに対しコメントを入力することが可能ですので
    状況に応じてこちらもご活用いただけますと幸いです。

    以上、取り急ぎではございますがご回答とさせていただきます。
    ご不明な点がございましたらお気軽にお尋ねください。
    どうぞよろしくお願い致します。
    回答ありがとうございました。
    本件について解消しました。
    PAGETOP