お問い合わせいただきありがとうございます。

キリ穴とVIA/スルーホールに対してのクリアランスを別々に設定する方法ですが
現状のQuadceptではサポートできておりません状況です。
対応としては、キリ穴に対して必要なクリアランスは【禁止領域】を合わせて配置していただくことで
必要なクリアランスを確保していただいたております。
◆禁止領域について：http://www.quadcept.com/ja/manual/pcb/post-89

キリ穴に対してのクリアランス設定については、以前から社内でも議題にあがっており対応していく方針でございます。
しかしながら、こちらの仕様は影響の範囲も大きいため対応まで今しばらくお時間いただけますどうぞよろしくお願いいたします。

また、P板さんへ製造を依頼する際のデザインルールにつきましては
P板さんと連携していることもあり、『P板.com専用デザインルールファイル』をご用意させていただいております。

現在P板さんのHPよりダウンロードが可能となっております。
 “【参照】P板.com専用デザインルールファイル”項目より 「デザインルールファイル」をダウンロードしてくださいませ。 
※『P-banSettings.qcom』ファイルがダウンロードされます。 
◆ダウンロード先のページ：http://www.p-ban.com/gerber/quadcept.html   

上記『P-banSettings.qcom』を【Quadceptファイル入力】していただき 
◆入力方法：http://www.quadcept.com//ja/manual/common/quadcept-2 
先述しておりますP板さんのページにあります 適応方法 3. ～7. の手順にて「P-banSettings」を設定してくださいませ。   
※この設定を“初期設定”として使用するには 　「P-banSettings」を設定していただいた後 　
【設定保存】→【すべてのページを初期設定として保存】を実行して保存していただくことで“初期設定”となります。

こちらのデザインルールを使用いただきますとP板さんでの製造には問題ないかと思います。
以上お手数をおかけしており恐縮ですが、一度お試しいただけますと幸いです。

どうぞよろしくお願いいたします。

教えていただいた通り、P-bansetthings.qcomを読み込みしてみました。
添付写真の左側の通りに反映されました。
これをみると、ドリルのクリアランスがやはり0.5mmとなっています。
一方、添付写真右側はP板.comの基準書になります。
基準書右ページにスルーホールの基準があります。
これによると、VIA0.4の例ではランド径0.8、対パターン間隔0.15以上ですので、
0.4穴とパターンとは、0.35まで近づいてよいことになっています。
ここに矛盾があり、VIAとパターンが0.5mm以下に近接しているというDRCにかかります。

次のようにすればいいという解釈であっているか教えてください。

１）DRC設定
　ドリルのクリアランスは0.35に変更
　→これによってVIAがDRCにひっかかるのを防ぐ

２）キリ穴設定
　キリ穴周囲に半径＋０．５ｍｍのKeepoutを設ける


上記の確認が合致しているという前提で続けて質問です。
２）を毎回行うと、抜けが生じたり間違う可能性が高まります。
キリ穴（含む、穴、Solder、Keepout、等）を何種類か登録して
おきたいところですが、（Dコード表を作っておくような感覚）
そのような機能はありますか？
フットプリントとしてキリ穴を登録しておくしかないですか？

お問い合わせいただきありがとうございます。
P板.comさんのデザインルールファイルについてですが、千葉様のおっしゃられる点について
１）２）のご対応をしていただいて問題ございません。

P板専用デザインルールいついては、あくまで汎用性のある基準のルールとして問題なく製造できる基準となっております。
千葉様のように、お問い合わせいただくなどして、全てのユーザー様が【禁止領域】を配置していただけるとも限らず
加えて、キリ穴は大きくなるほどその精度が落ちるため、ドリルのクリアランスは安全を見てエラーを出せる設定となっております。

また、キリ穴の抜けや間違いへの対応としてですが
現状としては、こちらも千葉様のおっしゃる通りフットプリントとして数種類を作成して登録、使用していただけますよう
どうぞよろしくお願い申し上げます。

今後、より簡単で便利にキリ穴を活用できますように協議、検討してまいりますので
それまでは、上記方法にてご対応いただけますよう何卒ご理解ご容赦くださいませ。
いつも貴重なご意見ありがとうございます！