Quadceptで書いた回路図からLTspice連系で出力したネットリストと、LTspiceで書いた回路図から出力したネットリストが異なります。
LTspice連系で出力したネットリストは指定したピン接続になっていないようです。
原因わかりますでしょうか?
## Quadceptで出力したネットリスト ##
XU1 IN_1A 0 N00100015 0 0 +3.3V IN_1B OUT_1Y 0 0 N00100010 0 N00100012 0 SN74LVC08A
V1 +3.3V 0 PWL(0 0 1m 3.3)
V2 IN_1A 0 PWL(0 0 1m 3.3 2m 3.3 2.01m 0 3m 0 3.01m 3.3)
V3 IN_1B 0 PWL(0 0 1m 3.3 5m 3.3 5.01m 0 6m 0 6.01m 3.3)
.lib C:\Users\xxxx\AppData\Local\Quadcept\Quadcept\Process\start.2022-04-22 0807.1834\temporary\fckpvj.lib
.tran 10m startup
.lib C:\Users\xxxx\Documents\LTspiceXVII\lib\sub\mylib\SN74LVC08A.sub
.backanno
.end
## LTspiceで出力したネットリスト ##
XU1 IN_1A IN_1B OUT_1Y 0 0 NC_01 0 NC_02 0 0 NC_03 0 0 +3.3V SN74LVC08A
V1 +3.3V 0 PWL(0 0 1m 3.3)
V2 IN_1A 0 PWL(0 0 1m 3.3 2m 3.3 2.01m 0 3m 0 3.01m 3.3)
V3 IN_1B 0 PWL(0 0 1m 3.3 5m 3.3 5.01m 0 6m 0 6.01m 3.3)
.tran 10m
.lib mylib\SN74LVC08A.sub
.backanno
.end